


SEMICONDUCTOR DEVICE

Patent Number: JP8264596
Publication date: 1996-10-11
Inventor(s): KOMIYAMA TADASHI
Applicant(s): SEIKO EPSON CORP
Requested Patent:  JP8264596
Application Number: JP19950069688 19950328
Priority Number(s):
IPC Classification: H01L21/60; H01L21/60; H01L25/04; H01L25/18
EC Classification:
Equivalents: JP3304672B2

Abstract

PURPOSE: To prevent the development of damage such as a crack, etc., in an electrode on a chip due to a load of a wire-bonding jig. and/or a short-circuit due to a dip of a gold wire, and at the same time, to make a package thinner, in the case where an electrical junction is formed between the built-in IC chips in a semiconductor device on which a plurality of IC chips are mounted in one package.

CONSTITUTION: IC chips 1, 2 are mounted on a die-pad 3. Electrical junction between these IC chips is achieved via a plate 17 having an electrically conductive wiring pattern 13 on the die-pad 3. An electrode 8 on the IC chip 1 and an electrode 9 on the IC chip 2 are considered to be first bonding sides respectively, and the wiring pattern 13 on the plate 17 is considered to be a second bonding side and both sides are subjected to wire bonding by means of gold wires 4.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-264596

(43)公開日 平成8年(1996)10月11日

(51)Int.Cl. ⁹	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/60	3 1 1		H 0 1 L 21/60	3 1 1 Z
	3 0 1			3 0 1 C
25/04			25/04	Z
25/18				

審査請求 未請求 請求項の数4 O L (全 13 頁)

(21)出願番号 特願平7-69688

(71)出願人 000002369

(22)出願日 平成7年(1995)3月28日

セイコーエプソン株式会社
東京都新宿区西新宿2丁目4番1号

(72)発明者 込山 忠
長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54)【発明の名称】 半導体装置

(57)【要約】

【目的】複数のICチップを1つのパッケージに搭載する半導体装置において、内蔵するICチップ間で電気的接合をとる場合、ワイヤボンディング治具の荷重によるチップ上の電極へのクラック等のダメージの発生や、金線のたるみによるショートを防止し、同時にパッケージの薄型化の実現を図る。

【構成】ダイパッド3上にICチップ1・2を搭載する。これらのICチップ間の電気的接合は、ダイパッド3上に形成した導電性の配線パターン13を持つプレート17を中継して行う。ICチップ1上の電極8及びICチップ2上の電極9は各々ファーストボンディング側とし、プレート17上の配線パターン13をセカンドボンディング側として金線4によってワイヤボンディングされている。



1

【特許請求の範囲】

【請求項1】複数のICチップと、該ICチップを搭載し接着剤で固定したプレート（以下ダイパッドと呼ぶ）と、ダイパッド周辺に設けられた外部との電氣的コンタクト用の端子（以下リードと呼ぶ）と、リードと該ICチップを電氣的に接続する導電性接続手段と、該ICチップ、該ダイパッド、該リードの一部、及び該導電性接続手段全体を所望の形状に封止したモールド部分からなる半導体装置において、予め所望の導電性のパターンを絶縁層の上に形成されたプレートをダイパッドに搭載し、該ICチップのうちICチップ間で接続する必要のある電極を、導電性接合手段を用いて該プレート上の導電性パターンに相互に接続することによって、導電性パターンを介してICチップ間の電氣的コンタクトをとるようにしたことを特徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、ICチップ間の電氣的コンタクトを仲介しているプレート上の導電性パターンから、リードに対しても導電性接合手段によって電氣的にコンタクトをとるようにしたことを特徴とする半導体装置。

【請求項3】請求項1記載の半導体装置において、ICチップ間の電氣的コンタクトを仲介しているプレートに関し、電氣的コンタクト部分以外の箇所、プレート上面のみ、または下面のみ、または上・下面に凸部分を設けたことを特徴とする半導体装置。

【請求項4】請求項1記載の半導体装置において、ダイパッドに穴を開け、ダイパッドに対して該ICチップと反対側から該プレートに関して凸部を形成し、ダイパッドに凸部が突き出るように穴を設け、該ICチップの反対側から該プレートの凸部がダイパッドの穴から突出するようにダイパッドに接合したことを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、半導体装置の構造に関するもので、特にパッケージ内部に封入されるICチップが複数ある場合に、ICチップ間の電氣的な接続構造を考慮した半導体装置に関するものである。

【0002】

【従来の技術】従来この種の半導体装置は、例えばパッケージにICチップを2チップ搭載する場合、図25に従来の半導体装置の第一の例に関する断面図を示すが、本例によると、ICチップa・1、ICチップb・2は、ダイパッド3上に銀ペースト等の接着剤7によって接合され、金線4によって各々電極c・10、電極d・11からダイパッド3の周辺に設けられたリード5に対して電氣的に接続され、またICチップa・1、ICチップb・2間も金線4によってICチップa・1上の電極a・8を1stボンディング側（ワイヤに形成された金ボールを電極に加熱圧着する側）とし、電極a・8から

2

らICチップb・2上の電極b・9へ金線4を引き、電極b・9を2ndボンディング側（金線を加熱圧着するとともにボンディング用の治具によって金線を分離する側）とするようになっていた。なお、ワイヤボンディング後は、封止材6で封止し、必要に応じてリードを整形加工することもある。

【0003】また、図26には、従来の半導体装置の第二の例に関する断面図を示すが、本例によると、ICチップa・1、ICチップb・2は、基板12上に接着剤7によって接続され、各々の電極から基板12上の配線パターン13に対して金線4によって電氣的に接続され、さらに基板12上の配線パターン13とリード5を金線4を用いて電氣的に接続することによって、ICチップa・1、ICチップb・2とリード5は配線パターン13を介して間接的に電氣的な接続をされるようになっていた。なお、図26中に点線で示すように、IC上の電極d・11から直接金線4等で電氣的コンタクトをとることもある。

【0004】

【発明が解決しようとする課題】前述の半導体装置においては、例えば第一の例の場合は、図27に従来の半導体装置の第一の例に関する2ndボンディング側での金線切断状態を示す断面図を示すが、ICチップb・2の2ndボンディング側である電極b・9においては、金線4をカットするためにワイヤボンディング治具14によって加えられる荷重によって電極b・9にクラック15等のダメージが発生する可能性があるとともに、金線4が電極b・9の周辺でICチップb・2の上面に点線で示すように下降して接触し、電極の開口部が周辺にあった場合は接触した金線4によってショートすることがあるという課題を有していた。また所望の電極間が離れている場合は、金線が長くなったり、交差したりして金線間や金線とICチップとの間でショートが発生する可能性が生じるという課題もあった。またICチップ間を直接ワイヤボンディングすることは、もし直接ワイヤボンディングされた電極からさらに他の電極との接続や外部との入出力を行いたいときは実施できないという課題もあった。

【0005】また第二の例の場合、一般的にはパッケージ内部に用いる基板12の厚さが約0.4mm以上になるため、パッケージの厚さ方向の寸法、すなわち図26における上下方向の寸法に関して、基板の厚さ、ICチップの厚さ、金線の高さの合計が厚くなり（すなわち厚さ方向において、封止材で覆う分の厚さは逆に薄くなり）、例えば厚さ1mm程度のパッケージを製造する場合は、封止後に金線やICチップ、または基板が封止材から露出する可能性が生じ、品質上の問題となることがあった。また、ICチップを基板上に搭載するため基板サイズが大きくなり、樹脂封止時のパッケージ内部の抵抗が大きくなり、基板自体が封止樹脂によって圧力を受

3

け、パッケージから露出したりする可能性もある。さらに、サイズの大きい基板を使用することは、材料費が高くなりパッケージのコストがアップしてしまうという課題があった。

【0006】本発明の目的は、以上のような半導体装置に関し、ICチップ間の電氣的接合によって発生する可能性のある、ICチップ上の電極におけるダメージやショートが発生するという問題がなく、また同時にパッケージの薄型化を実現できる半導体装置を供給しようとするもので、特に次のような目的を有する。

【0007】1. IC間の電氣的コンタクトをとるのに、中間に中継部を設けてICチップに直接ダメージが加わらないようにする半導体装置の供給。

【0008】2. 中継部をICチップ間の電氣的コンタクトのみならず、外部とのコンタクトもとれるようにする半導体装置の供給。

【0009】3. パッケージ内部に中継部を設けたことによりパッケージ内部体積が大きくなり、封止材封入時におけるパッケージ内部の抵抗によって中継部やICチップがパッケージ外部に露出しないようにするもので、凸部を持った中継部を有する半導体装置の供給。

【0010】4. パッケージ内部に中継部を設けたことによりパッケージ内部体積が大きくなり、封止材封入時におけるパッケージ内部の抵抗によって中継部やICチップがパッケージ外部に露出しないようにするもので、凸部を持った中継部が中継部を固定するダイパッド裏面に広い面で固定され傾きににくした半導体装置の供給。

【0011】

【課題を解決するための手段】前述のような課題は、予め所望の導電性のパターンを絶縁層の上に形成された中継部（以後プレートと呼ぶ）をダイパッド上に搭載し、該ICチップのうちICチップ間で接続する必要がある電極を、導電性接合手段を用いて該プレート上の導電性パターンに相互に接続し、導電性パターンを介してICチップ間の電氣的コンタクトをとることによって解決される。また、導電性パターンを形成されダイパッド上に搭載され、ICチップと導電性接合手段によって電氣的に接合されたプレートからダイパッド周辺に設けられたリードにも必要に応じて導電性接合手段を介して電氣的に接合することによって、相互にプレートを介して電氣的に接合されたICチップの各電極とICチップ外との入出力も可能になる。さらに該プレート片面または両面に凸部を設け、該プレート上の平坦部分にパターンを形成し、パターンと反対側（すなわち裏面側）の平坦部をダイパッドに搭載するか、ダイパッドに穴を設け、ダイパッド裏面側より穴を通して凸部を突出させることによって、凸部が支えとなってダイパッドの浮きを押さえることができる。

【0012】

【作用】 予め所望の導電性のパターンを絶縁層の上に形

4

成されたプレートをダイパッド上に搭載し、ICチップ間で接続する必要がある電極を、導電性接合手段を用いて該プレート上の導電性パターンに相互に接続し、特にICチップ側を1stボンディング側として、導電性パターンを介してICチップ間の電氣的コンタクトをとることによって、2ndボンディング側がICチップ上に来ることがないので、ICチップ間を直接ワイヤボンディングする場合に2ndボンディング側となるICチップ上の電極において発生する可能性のあるクラック等のダメージや、金線がICチップ上の開口部に接触すること起因するショートが発生しない。また導電性パターンを形成され、かつダイパッド上に搭載され、ICチップと導電性接合手段によって電氣的に接合されたプレートからダイパッド周辺に設けられたリードにも必要に応じて導電性接合手段を中継して電氣的に接続することによって、金線が長くなったり交差したりせずにプレート上の導電性パターンを介してICチップ間の電氣的コンタクトのみならず、外部とのコンタクトもとれる。さらに該プレート片面または両面に凸部を設け、該プレート上の平坦部分にパターンを形成し、平坦部をダイパッドに搭載するか、ダイパッドに穴を設け、ダイパッド裏面より穴を通して凸部を突出させることによって、凸部が支えとなってダイパッドの浮きを押さえることができ、パッケージの厚さを薄くしてもダイパッド浮きによる金線やICチップ、ダイパッドの封止部分からの露出といった不具合がなくなる。また、いずれの場合もプレートの大きさに関しては、ICチップ上の電極のうち、電氣的中継が必要な電極の分だけ配線パターンを形成すれば良いので、基板サイズ（面積）を小さくすることができ、基板上にICチップを搭載する方式に比べ資材費を低く押さえることが出来る。

【0013】

【実施例】本発明の実施例を以下に説明する。

【0014】図1は、本発明の半導体装置に関する第一の実施例のパッケージ内部の平面図である。図1によれば、本発明の半導体装置は、ダイパッド3上にICチップa・1、ICチップb・2が搭載され、さらにダイパッド3上に導電性の配線パターン13が形成されたプレート17が搭載される。ICチップa・1上の電極a・8、及びICチップb・2上の電極b・9は各々1stボンディング側とし、プレート17上の配線パターン13を2ndボンディング側として金線4によってワイヤボンディングされている。そのほかリードに直接ワイヤボンディングする電極のうちICチップa・1のプレート17と反対側の電極c・10、ICチップb・2のプレート17と反対側の電極d・11、ICチップa・1の側面側の電極e・18、ICチップb・2の側面側の電極d・24に関しては、金線4を用いて直接電極からリード5へワイヤボンディングされている。ワイヤボンディングの順序はどの電極から始めても良い。すなわ

ち、本発明のポイントは常に1stボンディング側がICチップの電極になることであって、ワイヤボンディングの順序は問題にならない。次にさらに詳しく説明するために、図2に本発明の半導体装置に関する第一の実施例のパッケージ内部の断面図を示すが、図2によれば本発明の第一の実施例の場合に用いられるプレート17は接着剤7によってダイパッド3に接合されているが、接着剤7は必要に応じて導電性でも非導電性でも構わない。図2中で、導電性の配線パターン13は、プレート17上の絶縁層16の上に形成されている。接着剤7の材質は、ポリイミドやアルミ箔、ポリエチレンの両面テープのようなテープ材でも銀ペーストやエポキシ樹脂のような液状の接着剤でも良いがプレート17の高さの安定性を考えると厚さの安定しているテープ材の方がよい。なおプレートの厚さは、金線4がパッケージから飛び出さない程度であれば良いのであって、特に限定する必要はないがダイパッドへの張り付け前の取扱易さを考えると、樹脂基板で0.2mm以上、金属板で0.1mm程度以上はあった方がよい。もちろん、基板の厚さとICチップ(a・1またはb・2)の厚さと金線の厚さを足した合計がパッケージの厚さ以内にしなければならないのは言うまでもない。またプレート17の材質も導電性か非導電性かは必要に応じて決定する。材質としては、ポリイミド樹脂基板、ガラスエポキシ基板、BTレジン等の樹脂基板やセラミック基板、アルミや銅等の金属の板に酸化膜形成やポリイミドフィルム貼付け等の絶縁処理をしその上に金や銅の薄膜導電パターンを形成したものでもよい。コスト面からすれば樹脂基板が有利であるがプレートの反りや耐湿性等の信頼性を考慮すれば金属のプレートの方がよい。図3には本発明の半導体装置の第一に関するプレートの形成方法を示した斜視図を示す。図3(a)はプレート17の斜視図で、基になる板であるが、材質については前述のとおりである。次に、図3(b)はプレートの上に絶縁層を形成した時の斜視図であるが、絶縁層は酸化膜やエポキシ樹脂、ポリエステルシート等プレートと電極を絶縁していれば特に材質は特定しなくてもよい。またプレートが絶縁性の材質の場合は、絶縁層16を形成しなくてもよい。(すなわち、プレート上に直接配線パターン13を形成してもよい。)次に図3(c)は配線パターンの層を形成した時の斜視図で、配線パターンは、初めは絶縁層16上一帯に形成される。次に図3(d)は表面に感光性のレジスト27を塗布したときの斜視図で、絶縁層16上に形成された配線パターン13上に感光性のレジスト27が塗布される。さらに図3(e)はレジストに必要なパターン28を焼き付けた場合の斜視図である。レジスト27上にはICチップ間を中継するためのパターン28が、必要なパターンの形状に、必要な形状をトレースしたマスク(例えば鉄や銅、アルミ等の金属やガラスにアルミや銅、金等のパターンを塗布したもの)によって紫

外光を必要な部分にだけ限って当てることによって焼き付けられる。図3(f)は、不必要なレジストが除去された時の斜視図で、不必要なレジスト(すなわち焼き付けられなかった部分)を取り除く。除去方法は、酸系の溶液、例えば硫酸や過酸化水素水を用いて剥離させる。図3(g)は個別に配線パターン13を形成したときの斜視図で、図3(f)で残されたレジストの形状にエッチングして必要なパターン以外を除去したものである。エッチングの方法は、ウェット、電解、ドライ、無電解何れの方法でもよい。最後に、図3(h)にプレートの配線パターンの出来上りの斜視図を示したが、配線パターン13の上のレジストは、紫外光による表面の変質層をプラズマや或は研磨等の機械的方法でもよいが除去した後に、硫酸や過酸化水素水等の酸系の溶液で除去し、配線パターン13のみを、絶縁層16の上に形成する。何れにしても、基板の上に絶縁層を設けて(基板自身が非導電性であれば絶縁層は形成する必要はない)、その上に導電性の配線パターンさえ形成されていればよい。

【0015】図4は、本発明の半導体装置に関する第二の実施例に関するパッケージ内部の平面図を示すが、本実施例はプレート17に対するICチップ電極が複数共用できる場合に関するもので、プレート17上の共通の配線パターン25は各電極のペア(例えば図1における電極a・8、電極b・9各々の組合せ)個別に設けず、共通の配線パターン25とし、これに各電極a・8、電極b・9から配線する。プレート周辺の詳細については、図5に本発明の半導体装置の第二の実施例に関するプレート周辺の斜視図を示すので参照されたい。

【0016】また、図6には本発明の半導体装置の第三の実施例に関するパッケージ内部の平面図を示すが、本実施例は本発明の請求項1に関する半導体装置の第二の実施例のごとく共通の配線パターンを設ける代わりにプレート17の材質を銅や鉄等の金属のままとし、前述のごとく絶縁処理や配線パターンを設けず導電性のままとし各電極a・8、b・9からプレート17に直接接続したもので、わかりやすくするために図7に本発明の半導体装置の第三の実施例に関するプレート付近の斜視図を示す。本実施例の場合には、請求項1による第二の実施例のようにパターンの形成が要らない。

【0017】また図8には、本発明の半導体装置の第四の実施例に関するパッケージ内部の平面図を示すが、本実施例はプレート17に対しICチップa・1、b・2の電極が一部共通で一部独立した場合で、独立した電極は銅や鉄などの金属のプレート17の一部に前述のごとく絶縁層16を設け、その上に導電性の共通の配線パターン25を形成し、この共通の配線パターン25にICチップa・1、ICチップb・2を1stボンディング側とし、プレート17上の共通の配線パターン25を2ndボンディング側としてワイヤボンディングし、共通電極部分はプレート17の地を2ndボンディング側と

して直接ボンディングしたものである。わかりやすくするために、図9に本発明の半導体装置の第四の実施例に関するプレート付近の斜視図を示すので図8と併せて参照されたい。

【0018】次に図10に、本発明の半導体装置に関する第五の実施例のパッケージ内部の平面図を示す。図10によれば本発明の第五の実施例の場合、第一～第四の実施例の構造に加え、さらに金線4によってプレート17の配線パターン13とリード5との間で電気的コンタクトがとられている。図11は本発明の半導体装置に関する第五の実施例のプレート付近の斜視図である。配線パターン13は図10のように凸型に変形させても、図1のように長方形でも、△でも◇でもワイヤボンディングできればどの様な形でも良い。本実施例の場合は、ICチップ間で電気的接続が可能になることに加え、さらにICチップ間で接続された電極と外部との信号のやり取りが可能になる。またICチップa・1の近辺にあるリードに対してもプレート17上の配線パターン13を介してICチップb・2から導通を得ることができ、ICチップ上の電極とリードが離れていても電気的に接続できる点での実施例とは相違性を有する。

【0019】次に図12に、本発明の半導体装置に関する第六の実施例のパッケージ内部の平面図を示す。図12によれば、本発明の第一～第四の実施例の構造に加え、プレート17に金線4より高い凸部a・20を設けている。さらに詳しく説明するために図13に、本発明の半導体装置に関する第六の実施例のパッケージ内部の断面図を示す。図13によれば、金線4より高い凸部a・20はパッケージの外周部に達していて、基板がそれ以上浮かないようにストッパになっている。但し図13の凸部a・20の点線の部分に示すように、パッケージの外周にまで達していなくてもよい。これは、基板が浮いたときのストッパになれば良いので、通常はパッケージの内部に隠れる程度の寸法で金線の高さより高ければよい。図14には、本発明の半導体装置に関する第六の実施例の凸部の形成方法を示す斜視図を示す。まず図14(a)は、凸部とその取付前の状態を示す斜視図であるが、図14(a)によれば凸部a・20は、予め旋盤による研削加工、或は金型による射出成形等によって形成しておく。形は図14(a)のごとく円筒型でも角柱でも、何でもよいがプレート17との接合面は特に平坦にしておく。プレート17と凸部の接合は接着剤7によっておこなう。接着剤7の材質は前述のとおり。次に図14(b)は凸部とその取付後の状態を示す斜視図であるが、凸部a・(20)は接着剤7によってプレート17に接合されている。本実施例の場合、樹脂封止の際にダイパッド3が図13の上方向に浮いても凸部a・20がストッパになって金線4が封止材の外に露出しないという点で第一～第五の実施例と相違性を有する。

【0020】また図15に、本発明の半導体装置に関する

る第七の実施例のパッケージ内部の裏面側の平面図を示す。図15によれば、本発明の第一～第四の実施例の構造に加え、プレート17にパッケージの下方向に向けた凸部b・21を設け、さらにダイパッド3に穴22を開けておき、この穴22にプレート17の凸部b・21を通して、さらに詳しく説明するために図16に、本発明の半導体装置に関する第七の実施例のパッケージ内部の断面図を示す。図16によれば、プレート17に設けられたパッケージの下方向に向けた凸部b・21は、穴22を通してパッケージの下側に貫通している。ICチップa・1、ICチップb・2とプレート17との電気的コンタクトは、プレート17上の凸部と反対側に設けられた配線パターン13と各ICチップ上の電極a・8、電極b・9とを金線4で結ぶことでとられている。凸部b・21とプレート17の接合は接着剤7で行う。本実施例の場合は、樹脂封止の際にダイパッド3が図の下方向に下げられるようなことがあっても、凸部b・21がストッパになってダイパッド3が封止材6の外に露出しないという点で前述の各実施例と相違性を有する。

【0021】次に図17に、本発明の半導体装置に関する第八の実施例のパッケージ内部の平面図を示す。ここで、図17(a)はICチップの搭載された表面の平面図、図17(b)は裏面の平面図を示す。図17(a)によれば、本発明の第一の実施例の構造に加え、プレート17に本発明の半導体装置に関する第六の実施例のように凸部a・20を設け、また図11(b)によればプレート17の下面には本発明の半導体装置に関する第七の実施例のようにパッケージの下方向に向けた凸部b・21を設けてダイパッド3の穴22を通して凸部b・21が突出している。

【0022】さらに詳しく説明するために図18に、本発明の半導体装置に関する第八の実施例のパッケージ内部の断面図を示す。図18によれば、プレート17上面には凸部a・20が、また下面にはパッケージの下方向に向けた凸部b・21がそれぞれ設けられ、凸部b・21はダイパッド3の穴22を通してパッケージの下側に貫通している。ICチップa・1、ICチップb・2とプレート17との電気的コンタクトは、プレート17に設けられた配線パターン13と各ICチップ上の電極a・8、電極b・9とを金線4で結ぶことでとられている。本実施例の場合は、樹脂封止の際にダイパッド3が図の上方向または下方向のどちらの方向に動かされても、凸部a・20及び凸部b・21がストッパになって金線4やダイパッド3が封止材6の外に露出しないという点で前述の各実施例と相違性を有する。なお、凸部a・20、凸部b・21の形成方法は、図14で説明した方法に準ずるものとする。

【0023】次に図19に、本発明の半導体装置に関する第九の実施例のパッケージ内部の平面図を示す。図19によれば、本発明の第一の実施例の構造に加え、プレ

9

ート17に金線4との電氣的接続用配線パターン13を形成した凸部c・23を設け、ダイパッド3の穴24を通してダイパッド3の上側すなわちICチップの搭載側で突出させている。さらに詳しく説明するために、図20に、本発明の半導体装置に関する第九の実施例のパッケージ内部の断面図を示す。図20によれば、プレート17に設けられた金線4との電氣的接続用配線パターン13を形成した凸部c・23は、ダイパッド3の穴24を通してダイパッド3の上側すなわちICチップ側へ突出している。プレート17は接着剤7でダイパッド3へ接合されている。図21に本発明の半導体装置に関する第九の実施例の凸部c・23の形成方法を示す斜視図を示す。図21(a)は基になるプレート17の斜視図である。次に図21(b)はプレート17上に酸化膜やエポキシ樹脂等の絶縁層16を形成し、さらにその上に導電性の配線パターン13を形成した時の斜視図(絶縁層の材質及び配線パターンの形成方法については図3の説明を参照願いたい。)、図21(c)はさらに配線パターン13上に感光性のレジスト27を塗布したときの斜視図。図21(d)は、配線パターン13の上に必要な形状をレジスト上に焼き付けたときの斜視図で、最終的に残したいパターンの部分(つまり配線パターン13の部分・図の斜線部分)を露光させる。図中では斜線の部分が露光して硬膜化したレジスト28である。露光の方法については図3の方法に従う。図21(e)は、凸部を形成したときの斜視図である。ダイパッドに接合する部分をカットしたもので図の点線の部分である。カットする深さは、導電性のパターンを形成されたプレートが最終的な製品から飛び出さない程度であればよいが、概ね、カットした部分の残りの厚さが0.2mm以上あれば強度上問題はない。点線部分の加工はフライスでも旋盤でも、研磨でもカットさえできれば何を用いてもよいが、フライスまたは旋盤程度の加工でよい。図21(f)は凸部21の出来上り状態を示す斜視図で、配線パターン部以外の未硬化のレジスト29(図21(e)参照)を除去し、さらにエッチングして本図では中央部の不要なパターン(点線で示す)を除去し、両端の硬膜化したレジスト28を落したものである。硬膜化したレジストの除去については図3(h)の説明を参照のこと。図22は本発明の半導体装置に関する第九に実施例のプレートの実装方法を示す斜視図を示す。図22によれば、プレート17は、図ではダイパッド3の下方より凸部を上にして接着剤7を介してダイパッド3に接合される。接着剤7は先にプレート17またはダイパッド3の接合面に塗布しても良いし、テープならばその都度貼ってもよい。接着剤7の材質は前述のとおり。本実施例の場合、ダイパッド3とプレート17との接合面を広く取れるので、ダイパッド3とプレート17の接合強度が高くなる上に、プレート17のダイパッド3より下側の部分の面積が必要に応じて広く取れる(場合によっては

10

ダイパッド3より広くできる)ので、樹脂封止時にダイパッド3が図20における下側に押し下げられても、プレート17が広い面でストップとして作用するため、より確実にダイパッド3が封止材6の外に露出することを防ぐという点で前述の各実施例と相違性を有する。

【0024】次に図23に、本発明の半導体装置に関する第十の実施例のパッケージ内部の平面図を示す。図23によれば、本発明の第一の実施例の構造に加え、プレート17に設けた金線4との電氣的接続用配線パターン13を形成した凸部c・23の上方にさらに凸部d・19を設け(凸部d・19の形成方法は凸部a・20の形成方法と同様にする。図14の説明を参照のこと。)、ダイパッド3に穴24を開けておき、上向きの凸部c・23、凸部d・19を穴22から突出させる。さらに詳しく説明するために、図24に、本発明の半導体装置に関する第十の実施例のパッケージ内部の断面図を示す。図24によれば、プレート17に設けた凸部c・23とその上方に設けられた凸部d・19は、ダイパッド3の穴24を貫通してダイパッド3の上面に突出している。金線4はICチップa・1、b・2の各々の電極から凸部c・20に設けられた配線パターン13に配線パターン側を2ndボンディング側としてワイヤボンディングされる。本実施例の場合、ダイパッド3とプレート17との接合面を広く取れる上に樹脂封止時にダイパッド3が図の上側または下側のどちらに押し込まれても、プレート17のダイパッド3より下側の部分や凸部d・19がストップとなるので、ダイパッド3や金線4が封止材6の外に露出しないという点で前述の各実施例と相違性を有する。

【0025】

【発明の効果】以上述べたように、本発明によれば、予め所望の導電性のパターンを形成されたプレートをダイパッド上に搭載し、プレート上の導電性配線パターンに、該ICチップの電極のうちICチップ間で接続する必要のあるものを1stボンディング側として導電性接合手段を用いて接続し、導電性配線パターンを介してICチップ間の電氣的コンタクトをとることによって、2ndボンディング側がICチップ上に来ることがないので、ICチップ間を直接ワイヤボンディングする場合に発生する可能性がある2ndボンディング側ICチップ上の電極におけるクラック等のダメージの発生や金線がICチップ上の開口部に接触することに起因するショートが発生しない。また導電性配線パターンを形成されたダイパッド上に搭載され、ICチップと導電性接合手段によって電氣的に接合されたプレートからダイパッド周辺に設けられたリードにも必要に応じて導電性接合手段を介して電氣的に接合することによって、ICチップ間の電氣的接続をとりつつ、それらのICチップ間接続電極と外部との信号のやり取りが可能になる。さらに該プレート片面または両面に凸部を設けることによって、凸部

がストッパとなってダイパッドの浮きを押さえることができ、パッケージの厚さを薄くしてもダイパッド浮きによる金線や IC チップ、ダイパッドの封止部分からの露出といった不具合がなくなるという効果を有する。また、ダイパッドに穴を設け、ダイパッドに穴を設け、プレートにダイパッドに接着すると共に、プレートに設けた凸部をダイパッドの穴から突出させることによって、より広い面でダイパッドにプレートを固定することが出来、プレートが取れにくく、かつ高さが安定する。

【図面の簡単な説明】

【図 1】本発明の半導体装置に関する第一の実施例のパッケージ内部の平面図。

【図 2】本発明の半導体装置に関する第一の実施例のパッケージ内部の断面図。

【図 3】本発明のプレートの形成方法を示した斜視図。

【図 4】本発明の半導体装置の第二の実施例に関する平面図。

【図 5】本発明の半導体装置の第二の実施例に関するプレート周辺の斜視図。

【図 6】本発明の半導体装置に関する第三の実施例に関するパッケージ内部の平面図。

【図 7】本発明の半導体装置に関する第三の実施例に関するプレート付近の斜視図。

【図 8】本発明の半導体装置に関する第四の実施例に関するパッケージ内部の平面図。

【図 9】本発明の半導体装置に関する第四の実施例に関するプレート付近の斜視図。

【図 10】本発明の半導体装置に関する第五の実施例のパッケージ内部の平面図。

【図 11】本発明の半導体装置に関する第五の実施例のプレート付近の斜視図。

【図 12】本発明の半導体装置に関する第六の実施例のパッケージ内部の平面図。

【図 13】本発明の半導体装置に関する第六の実施例のパッケージ内部の断面図。

【図 14】本発明の半導体装置に関する第六の実施例の凸部の形成方法を示す斜視図。

【図 15】本発明の半導体装置に関する第七の実施例のパッケージ内部の裏面側の平面図。

【図 16】本発明の半導体装置に関する第七の実施例のパッケージ内部の断面図。

【図 17】本発明の半導体装置に関する第八の実施例のパッケージ内部の平面図。

【図 18】本発明の半導体装置に関する第八の実施例のパッケージ内部の断面図。

【図 19】本発明の半導体装置に関する第九の実施例のパッケージ内部の平面図。

【図 20】本発明の半導体装置に関する第九の実施例のパッケージ内部の断面図。

【図 21】本発明の半導体装置に関する第九の実施例の凸部 c の形成方法を示す斜視図。

【図 22】本発明の半導体装置に関する第九の実施例のプレートの実装方法を示す斜視図。

【図 23】本発明の半導体装置に関する第十の実施例のパッケージ内部の平面図。

【図 24】本発明の半導体装置に関する第十の実施例のパッケージ内部の断面図。

【図 25】従来の半導体装置の第一の例に関する断面図。


【図 26】従来の半導体装置の第二の例に関する断面図。

【図 27】従来の半導体装置の第一の例に関する 2nd ボンディング側での金線切断状態を示す断面図。


【符号の説明】

1. IC チップ a
2. IC チップ b
3. ダイパッド
4. 金線
5. リード
6. 封止材
7. 接着剤
8. 電極 a
9. 電極 b
10. 電極 c
11. 電極 d
12. 基板
13. 配線パターン
14. ワイヤボンディング治具
15. クラック
16. 絶縁層
17. プレート
18. 電極 e
19. 凸部 d
20. 凸部 a
21. 凸部 b
22. 穴
23. 凸部 c
24. 穴
25. 共通のパターン
26. IC チップ a の近くにあるリード
27. レジスト
28. 硬膜化したレジスト
29. 未硬化のレジスト


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図15】



【図14】




(a)





(b)


【図16】




【図17】




【図19】




【図18】




【図20】




【図25】




【図21】




【図22】




【図24】



【図23】



【図26】



【図27】

